1. 概述
我司产品中涉及到的数字电路部分包括这些：DDR、Flash、RGMII、SGMII、SDIO、以太网、PCIe、USB与GPIO等。数字电路设计有一些通用原则，如阻抗控制、等长、2W线距。
2. 阻抗控制
对于混合电路设计，如WiFi AP，板卡既有高速数字电路，又有射频电路。我们知道，走线越宽，衰减越小，所以对于射频电路部分，我们尽量采用较宽的走线作为50ohm走线，比如15mil。可想而知，15mil走线宽度对于数字电路来说实在是太宽了，因此，在射频信号较多的混合电路设计中，射频电路的阻抗控制优先于DDR电路。为了减小DDR电路由于阻抗不匹配引起的反射，通常会在数字电路走线上串电阻并将其靠近源端，可参考MESH5800A。
有一种特殊情况的混合电路设计，就是射频只有少量的几根线且都是小信号，数字电路的比例远远高于射频电路，那么这个时候射频电路就可以与数字电路采用相同的线宽进行阻抗控制，如SDR-B1，只有TX1、RX1、TX2、RX2这4根线是射频信号，且SDR-B1会配合外部功放一同使用，所以这个时候可以忽略由于走线过细引起的衰减。
当然，对于整板都是数字电路的情况，完全可以使用较细的走线做阻抗控制，如4-5mil。
总结如下：
| 板卡类型 | 射频信号比例 | 射频信号大小 | 优先信号 | 50ohm走线宽度 |
| 射频信号 | 100% | - | 射频信号 | 宽 |
| 混合信号 | 高 | 大 | 射频信号 | 宽 |
| 混合信号 | 低 | 小 | 数字信号 | 窄 |
| 数字信号 | 100% | - | 数字信号 | 窄 |
电源与低速控制信号不在考虑范围之内。另外在混合信号板卡中，没有给出射频信号比例低且射频信号为大信号的情况，这种情况在实际的产品中是不存在的。
3. DDR
DDR电路走线多、频率高，通常是数字电路中工作量最大、要求最高的地方。我司常用的DDR类型有DDR2、DDR3、DDR4、LPDDR4，其中DDR2与DDR3用的最多。
DDR颗粒选型建议与参考设计保持一致，这样可以省去很多不必要的麻烦，如果需要替换，国际品牌推荐Micron，国内品牌推荐紫光。
DDR2的拓补结构为T-Branch，DDR3的拓补结构为fly-by。在进行DDR Layout时，应尽量缩短CPU与DDR之间的走线长度，尤其是DATA/DQS/DQM，同时还要保证地址、控制线长度长与DATA/DQS/DQM，因此，我司的产品设计普遍将DDR的DATA/DQS/DQM引脚靠近CPU。
DDR的去耦电容应尽量靠近电源引脚，且尽量保证电源层的面积。有一点需要注意的是，如果过孔与铜皮的间距过大，则会导致DDR走线在靠近过孔的位置没有参考层，造成阻抗突变，并最终造成EMI。所以，在设计过程中，应该始终关注DDR走线的参考层是否完整。如SDR-B1。
DDR4、LPDDR4，暂时不做阐述，后续会有专门的文档进行探讨。
4. Flash
我司常用的Flash有SPI Flash、NAND Flash两种。
SPI Flash比较简单，只有4根线，MOSI，MISO，CLK，CS，走线规则符合通用规则，等长规则只有一组。
NAND Flash的线比较多，但是走线规则也符合通用规则，等长规则也是只有一组。
5. RGMII
RGMII设计可参照博客文章《RGMII布线指导》。
RGMII设计符合通用规则，有2个等长组：TXD0-3、TXC、TXEN设置为一个等长组，RXD0-3，RXC，RXEN作为一个等长组。
需要注意的是，推荐在TXC预留一颗电容到地，在早期的产品设计中，发现千兆网络不稳定是，可以通过这个电容改善信号质量并提升千兆网络的稳定性。
6. SDIO
SDIO的设计符合通用规则，有一个等长组。
7. 以太网
需要注意防静电设计。
8. PCIe
主要就是7根线，TX+/TX-，RX+/RX-，REFCLK+/REFCLK-，RESET。
隔直电容靠近TX端摆放。
差分对做严格等长。
保证参考平面的连续性。
差分线其他走线或者铜皮尽量拉开距离。
9. USB
需要做限流。
需要TVS器件。
需要共模电感。
10. GPIO
推荐采用压敏电阻+限流电阻+TVS二极管的方式进行防护设计。
注意IO的引脚类型，如果是开漏极（Open Drain），一定要增加上拉电阻。